Timing simulation: introduce a specific filelist
В этом MR был реализован дополнительный filelist для timing-симуляции через Questa. Больше не нужно вручную запускать симуляцию для каждого требуемого тестбенча через переменные Makefile.
Теперь, чтобы запустить симуляцию на наборе тестбенчей, достаточно:
- Перечислить тестбенчи в timing_sim_filelist.f.
- Выполнить
make timing_sim.
После этого в каждой из четырёх копий проекта по пути vivado_sim_(minimum/maximum)_(slow/fast)/project.sim/sim_1/impl/timing/ будут находиться директории для каждого перечисленного в filelist тестбенча. Внутри каждой такой директории лежат необходимые для запуска симуляции тестбенча (compile.sh -> elaborate.sh -> simulate.sh). Это сохраняет возможность запустить интересующую конфигурацию вручную.